微處理器開發工具的領導廠商Lauterbach和 Open-Source-enabled半導體業的第一家fabless供應商SiFive，日前共同宣布Lauterbach的TRACE32工具支援SiFive E31和E51 RISC-V Core IP的除錯功能，其是基於自由開放的RISC-V ISA。 Lauterbach對SiFive內核的支持，是業界第一個於RISC-V的開發工具不斷增長的生態系統中的最新成員。
SiFive IP由RISC-V的發明者創立，致力於解決設計和製造新晶片架構成本快速增長的需求，並體現公司實現定制晶片民主化的使命。自推出SiFive IP以來，已經成為RISC-V核心的實際的領導者，市場上的客戶和晶片數量比任何其他RISC-V供應商都要多。 SiFive公司聯合創始人兼首席技術官Yunsup Lee表示“Lauterbach TRACE32 toolset加入SiFive武器庫，是RISC-V生態系統持續發展的一個里程碑。 我們與Lauterbach密切合作，確保其TRACE32工具集為RISC-V提供了最高水平的支持。我們期待與Lauterbach繼續合作，為使用SiFive IP的開發者帶來更多的世界級工具。“
Lauterbach TRACE32在單個硬體上就可提供SiFive內核多核心除錯功能，可以從reset vector進行調試，該向量可分析stsrtup code和其他的 Key functions。 Lauterbach還為各種標準ISA擴展提供high-level和assembler debugging，如壓縮指令和浮點。它還完全支持所有SiFive芯片中的JTAG Debug Transport Module（DTM），並計劃支持其他 debug interface，如USB。 Lauterbach總經理Stephan Lauterbach表示“我們已經看到了RISC-V在整個相關行業中有興趣的越來越多，我們很高興能夠將我們的領導工具擴展到這個市場領域。 TRACE32 debugging tools將有助於構建RISC-V的最初成功，並繼續被廣泛的採用。“ RISC-V基金會主席Rick O'Connor也表示“將Lauterbach的世界級解決方案加入RISC-V工具集，證明了這種新型矽設計方法的市場潛力。 SiFive和Lauterbach之間的持續合作將確保RISC-V硬件和TRACE32之間的無縫互操作性。“
